学习嵌入式PCB布线有哪些常见走线方式

嵌入式开发就是指在嵌入式操作系统下进行开发，包括在系统化设计指导下的硬件和软件以及综合研发。除暂且分离硬件的EDA研发以外，侧重的就是在一定硬件条件下的系统化设计和软件研发。

      在我们学习嵌入式开发的过程中，PCB布线是必不可少的。好的布线方式，轻则看着美观、布局合理，重则可以节约生产成本，达到良好的电路性能和散热性能，使元器件的性能达到最优。今天梳理了PCB设计中常见的布线方式，希望大家看后学习嵌入式开发能有所收获。

       时钟的布线：时钟线是对EMC影响最大的因素之一。在时钟线上应少打过孔，尽量避免和其它信号线并行走线，且应远离一般信号线，避免对信号线的干扰。同时应避开板上的电源部分，以防止电源和时钟互相干扰。如果板上有专门的时钟发生芯片，其下方不可走线，应在其下方铺铜，必要时还可以对其专门割地。对于很多芯片都有参考的晶体振荡器，这些晶振下方也不应走线，要铺铜隔离。       走线角度：直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。其实不管是直角走线，顿角，还是锐角走线，都可能会造成阻抗变化的情况。直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。       差分走线：差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：            抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。       能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。       时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。       蛇形线：蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时，满足系统时序设计要求。设计者首先要有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用。但实际设计中，为了保证信号有足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。       当我们设计成对出现的差分信号线时，一般是平行走线，尽量少打过孔。当必须打孔时，应两线一同打孔，以做到阻抗匹配。相同属性的一组总线，应尽量并排走线，做到尽量等长，从贴片焊盘引出的过孔尽量离焊盘远些。总之，学习嵌入式开发PCB布线，在我们掌握一些规则的同时，更重要的是能够多动手设计，用数据测算出最佳结果。